ComputerBV Ihr Spezialist für Bildverarbeitung

Framegrabber mit On Board Bild Vorverarbeitung

Dies ist nur ein kleiner Auszug aus unserem Angebot an Framegrabbern mit On Board Bild Vorverarbeitung
Weitere Informationen erhalten Sie telefonisch oder auf Anfrage

SISO MICROENABLE III-XXL PCI-Frame Grabber zur Aufnahme digitaler Signale bis 48 Bit nach CameraLink-Standard Für Flächen- und Zeilenkameras mit CameraLink-Schnittstelle Erfassung von 2 unabhängigen Kameras im Base-Modus oder 1 Kamera im Medium-Modus Mit extra grossem FPGA für eine Vorverarbeitung in HW Übertragungsraten über 240Mbyte pro Sekunde über PCI-Bus PCI 2.2 2 64-Bit/66MHz oder 32-Bit/33MHz fähig, Slot-kompatibel für 3.3V. Bei Motherboards ohne 3.3V Versorgung bitte SISO NETZKABEL 3.3V dazubestellen. Kamera-Clock bis 85 Mhz. Programmierbare Bildgrössen bis 4k x 4k (H/V) bzw 16k Pixel für Zeilenkameras 96 MB Bildspeicher, linear Hardware-implementierter Scatter/Gather-DMA-Transfer für einen Datentransfer mit extrem geringer CPU-Belastung Online-Sortierung von mehrfach getappten Kameras Triggerinterface mit TTL I/Os optional über 2. Slot Eingangs Look-Up-Tabelle (LUT) für 10 Bit auf 8 Bit Konvertierung Serielles Interface nach CameraLink-Schnittstelle zur direkten Ansteuerung einer Kamera pro CameraLink-Schnittstelle Integrierte Bildvorverarbeitung in Echtzeit, z.B. BayerToRGB Umrechnung, Shading-Korrktur oder Spacial Correction. Mehrere Algorithmen gleichzeitig möglich, z.B. 2 Bayer-Kameras gleichzeitig Programmierung von individuellen Lösungen durch direkten Zugriff auf den FPGA-Processor Achtung: Bei Intel BX-Chipsatz und älter bitte Abklärung mit unserem Support 089/80902-200

SISO MICROENABLE IV - BASE X1 Microenable IV Framegrabber Xilinx SP3E FPGA (Xilinx XC3S1600E) 2*CL-Base oder 1*CL-Medium 128MB DDR-RAM PCIe x1 Interface microDisplay Software Win 2K, WinXP SDK

SISO MICROENABLE IV - FULL X1 Microenable IV Framegrabber 2*Xilinx SP3E FPGA Xilinx (XC3S1200E u. Xilinx XC3S1600E) 2*CL-Base oder 1*CL-Medium oder 1*CL-Full 256DDR-RAM PCIe x1 Interface microDisplay Software Win 2K, WinXP SDK

SISO MICROENABLE IV - FULL X4 Microenable IV Framegrabber 2*Xilinx SP3E FPGA (Xilinx XC3S1200E u. Xilinx XC3S1600E) 2*CL-Base oder 1*CL-Medium oder 1*CL-Full 256DDR-RAM PCIe x4 Interface microDisplay Software Win 2K, WinXP SDK

SISO MICROENABLE III-XXL	PCI-Frame Grabber zur Aufnahme digitaler Signale bis 48 Bit nach CameraLink-Standard Für Flächen- und Zeilenkameras mit CameraLink-Schnittstelle Erfassung von 2 unabhängigen Kameras im Base-Modus oder 1 Kamera im Medium-Modus Mit extra grossem FPGA für eine Vorverarbeitung in HW Übertragungsraten über 240Mbyte pro Sekunde über PCI-Bus PCI 2.2 2 64-Bit/66MHz oder 32-Bit/33MHz fähig, Slot-kompatibel für 3.3V. Bei Motherboards ohne 3.3V Versorgung bitte SISO NETZKABEL 3.3V dazubestellen. Kamera-Clock bis 85 Mhz. Programmierbare Bildgrössen bis 4k x 4k (H/V) bzw 16k Pixel für Zeilenkameras 96 MB Bildspeicher, linear Hardware-implementierter Scatter/Gather-DMA-Transfer für einen Datentransfer mit extrem geringer CPU-Belastung Online-Sortierung von mehrfach getappten Kameras Triggerinterface mit TTL I/Os optional über 2. Slot Eingangs Look-Up-Tabelle (LUT) für 10 Bit auf 8 Bit Konvertierung Serielles Interface nach CameraLink-Schnittstelle zur direkten Ansteuerung einer Kamera pro CameraLink-Schnittstelle Integrierte Bildvorverarbeitung in Echtzeit, z.B. BayerToRGB Umrechnung, Shading-Korrktur oder Spacial Correction. Mehrere Algorithmen gleichzeitig möglich, z.B. 2 Bayer-Kameras gleichzeitig Programmierung von individuellen Lösungen durch direkten Zugriff auf den FPGA-Processor Achtung: Bei Intel BX-Chipsatz und älter bitte Abklärung mit unserem Support 089/80902-200
SISO MICROENABLE IV - BASE X1	Microenable IV Framegrabber Xilinx SP3E FPGA (Xilinx XC3S1600E) 2CL-Base oder 1CL-Medium 128MB DDR-RAM PCIe x1 Interface microDisplay Software Win 2K, WinXP SDK
SISO MICROENABLE IV - FULL X1	Microenable IV Framegrabber 2Xilinx SP3E FPGA Xilinx (XC3S1200E u. Xilinx XC3S1600E) 2CL-Base oder 1CL-Medium oder 1CL-Full 256DDR-RAM PCIe x1 Interface microDisplay Software Win 2K, WinXP SDK
SISO MICROENABLE IV - FULL X4	Microenable IV Framegrabber 2Xilinx SP3E FPGA (Xilinx XC3S1200E u. Xilinx XC3S1600E) 2CL-Base oder 1CL-Medium oder 1CL-Full 256DDR-RAM PCIe x4 Interface microDisplay Software Win 2K, WinXP SDK